您当前的位置:中国日用科技网资讯正文

芯片究竟需要做哪些测验

放大字体  缩小字体 2019-12-23 08:47:29  阅读:3924+ 作者:责任编辑NO。卢泓钢0469

做一款芯片最基本的环节是规划->流片->封装->测验,芯片本钱构成一般为人力本钱20%,流片40%,封装35%,测验5%【关于先进工艺,流片本钱或许超越60%】。

测验其实是芯片各个环节中最“廉价”的一步,在这个每家公司都喊着“Cost Down”的剧烈商场中,人力本钱逐年攀升,晶圆厂和封装厂都在乙方商场中“叱咤风云”,唯一只要测验显得不那么难啃,Cost Down的算盘落到了测验的头上。

但细心算算,测验省50%,总本钱也只省2.5%,流片或封装省15%,测验就相当于免费了。但测验是产品质量终究一关,若没有杰出的测验,产品PPM【百万失功率】过高,退回或许补偿都远远不是5%的本钱能代表的。

芯片需求做哪些测验呢?

首要分三大类:芯片功用测验、功用测验、可靠性测验,芯片产品要上市三大测验缺一不可。

功用测验看芯片对不对

功用测验看芯片好不好

可靠性测验看芯片牢不牢

功用测验,是测验芯片的参数、目标、功用,用人话说便是看你十月妊娠生下来的宝物是骡子是马拉出来遛遛。

功用测验,因为芯片在出产制造过程中,有许多或许的引进缺陷的过程,即使是同一批晶圆和封装制品,芯片也各有好坏,所以有必要进行挑选,人话说便是鸡蛋里挑石头,把“石头”芯片丢掉。

可靠性测验,芯片通过了功用与功用测验,得到了好的芯片,可是芯片会不会被冬季里最厌烦的静电弄坏,在雷雨天、三伏天、风雪天能否正常作业,以及芯片能用一个月、一年仍是十年等等,这些都要通过可靠性测验进行评价。

那要完成这些测验,咱们有哪些手法呢?

测验办法:板级测验、晶圆CP测验、封装后制品FT测验、体系级SLT测验、可靠性测验,多策并重。

板级测验,首要使用于功用测验,运用PCB板+芯片建立一个“模仿”的芯片作业环境,把芯片的接口都引出,检测芯片的功用,或许在各种苛刻环境下看芯片能否正常作业。需求使用的设备首要是仪器仪表,需求制造的首要是EVB评价板。

晶圆CP测验,常使用于功用测验与功用测验中,了解芯片功用是不是正常,以及筛掉芯片晶圆中的毛病芯片。CP【Chip Probing】望文生义便是用探针【Probe】来扎Wafer上的芯片,把各类信号输入进芯片,把芯片输出呼应抓取并进行比较和核算,也有一些特别的场景会用来装备调整芯片【Trim】。需求使用的设备首要是自动测验设备【ATE】+探针台【Prober】+仪器仪表,需求制造的硬件是探针卡【Probe Card】。

封装后制品FT测验,常使用与功用测验、功用测验和可靠性测验中,查看芯片功用是不是正常,以及封装过程中是否有缺陷发生,而且协助在可靠性测验中用来检测通过“火雪雷电”之后的芯片是不是还能作业。需求使用的设备首要是自动测验设备【ATE】+机械臂【Handler】+仪器仪表,需求制造的硬件是测验板【Loadboard】+测验插座【Socket】等。

体系级SLT测验,常使用于功用测验、功用测验和可靠性测验中,常常作为制品FT测验的弥补而存在,望文生义便是在一个体系环境下进行测验,便是把芯片放到它正常作业的环境中运转功用来检测其好坏,缺陷是只能掩盖一部分的功用,掩盖率较低所以一般是FT的弥补手法。需求使用的设备首要是机械臂【Handler】,需求制造的硬件是体系板【System Board】+测验插座【Socket】。

可靠性测验,首要便是针对芯片施加各种苛刻环境,比方ESD静电,便是模仿人体或许模仿工业体去给芯片加瞬间大电压。再比方老化HTOL【High Temperature Operating Life】,便是在高温下加快芯片老化,然后预算芯片寿数。还有HAST【Highly Accelerated Stress Test】测验芯片封装的耐湿才能,待测产品被置于苛刻的温度、湿度及压力下测验,湿气是否会沿者胶体或胶体与导线架之接口进入封装体然后损坏芯片。当然还有许多许多手法,不胜枚举,未来专栏解说。

测验类别与测验手法联系图

总结与展望

芯片测验绝不是一个简略的鸡蛋里挑石头,不单单是“挑剔”“苛刻”就可以,还需求全流程的操控与参加。

从芯片规划开端,就应考虑到怎么测验,是否应增加DFT【Design for Test】规划,是否可以终究靠规划功用自测验【FuncBIST】削减对外围电路和测验设备的依靠。

在芯片敞开验证的时分,就应考虑终究出具的测验向量,应把验证的Test Bench依照根据周期【Cycle base】的方法来写,这样生成的向量也更简单转化和防止数据遗失等等。

在芯片流片Tapout阶段,芯片测验的计划就应拟定结束,ATE测验的程序开发与CP/FT硬件制造同步履行,保证芯片从晶圆产线下来就敞开调试,把芯片开发周期极大的缩短。

终究进入量产阶段测验就更重要了,怎么去监督操控测验良率,怎么应对客诉和PPM低的状况,怎么继续的优化测验流程,提高测验程序功率,减缩测验时刻,下降测验本钱等等等等。

所以说芯片测验不单单是本钱的问题,其实是质量+功率+本钱的平衡艺术!

来历:内容来自大众号「湖杉本钱」

“如果发现本网站发布的资讯影响到您的版权,可以联系本站!同时欢迎来本站投稿!